특 1999-009631

(19) 대한민국특허청(KR) (12) 공개특허공보(A)

(51) Int. Cl.⁶ COSG 3/36 (11) 공개번호 특1999-009631 (43) 공개일자 1999년02월05일

من به من		
(21) 출원번호	특1997-032096	
(22) 출원일자	1997년 07월 10일	
(71) 출원인.	엘지전자 주식회사 구자홍	
	서울특별시 영등포구 여의도동 20번지	
(72) 발명자	하용민	
	경기도 안양시 동안구 비산동 1102-4 관악아파트 208-203호	
(74) 대리인	김영호	
심사경구 : 없음		
(CA) ONTO THE LITTLE		

(54) 액정표시장치

R4

본 발명은 화소 매트릭스의 데이터라인들을 시분할 구동하는 액정표시장치에 관한 것이다.

이 액정표시장치는 적어도 2개 이상의 멀티플렉서를 이용하며 적어도 2 이상의 데이타 드라이버 집적회로 들의 출력신호를 화소 매트릭스에 포함되어진 다수의 데이타라인들쪽을 전달한다. 그리고 이 액정표시장 치에는 적어도 2 이상의 데이타 드라이버 집적회로들에 공급될 비디오데이타를 재배열한다.

이 구성에 의하며, 액정표시장치에 소요될 데이타 드라이버 집적회로의 수가 줄어들고 마울러 화소 매트 릭스와 데이타 드라이버 집적회로들 사이의 배선구조가 간소화 된다.

四班도

<u>52</u>

BAIN

도면의 간단환 설명

- 도 1은 종래의 액정표시장치를 개략적으로 도시하는 도면.
- 도 2는 본 발명의 실시에에 따른 액정표시장치의 블럭도.
- 도 3 및 도 4는 도 2에 도시된 회로의 각 부분에 대한 동작파형도.
- 도 5은 도2에 도시된 데이타재정열부의 일 실시예를 상세하게 도시하는 도면.
- 도 6는 도 2에 도시된 데이타재정렬부의 다른 실시예를 상세하게 도시하는 도면.
- 도면의 주요부분에 대한 부호의 설명
- 10:액정판넬12,22:게이트 드라이버
- 14,24:D-1C26:데이타재정렬부
- MUX1 LH지 MUX600:멀티플렉서

발명의 상세관 설명

발명의 목적

발명이 속하는 기술문야 및 그 분야의 증례기술

본 발명은 박막 트랜지스터(Thin Film Transistor: 이하 TFT라 함)들을 스위치 매트릭스(Switch Matrix)로 이용하는 액정표시장치에 관한 것으로, 특히 디지탈 버디오 데이터에 의해 구동되기에 적합한 액정표 시장치에 관한 것이다.

최근, 영상매체는 시청자에게 고해상도의 화상을 제공하기 위한 방만으로 기존의 아날로그(Analog) 영상 신호 대신에 정보의 압축이 용이한 디지탈 영상신호로 전송하는 방식으로 전환되어가고 있는 추세에 있다. 이에 따라, 영상표시장치의 한 종류인 액정표시판넬도 기존의 아날로그 영상신호 대신 디지탈 영상 신호에 의해 구동될 수 있도록 개발되고 있다.

이러한 개발 노력에 의해 출현하게된 디지탈방식 액정표시장치는 도 1에 도시된 비와 같이 액정표시판넬

(10)의 게이트라인들(GL)들을 구동하기 위한 게이트 드라이버(Gate Driver, 12)와, 액정표시판넬(10)의 (10)의 게이트라인들(요)물을 구동하기 위한 게이트 드라이버(Gate Driver, 12)와, 액정표시판넬(10)의 데이타라인들(DL)을 일정한 갯수씩 분할 구동하기 위한 다수의 데이타 드라이버 집적회로들(Data Driver Integrated Circuit; 이하 마디C라 함)(14)을 구버한다. 액정표시판넬(10)에는 게이트라인들(BL)과 데이타라인들(DL)의 교차부들에 TFT들(A)하지 않음)이 설치되고 마울러 이를 TFT를 각각에는 액정별이 접속되어 있다. 게이트 드라이버(12)는 게이트제어신호에 의해 매 프레임 기간마다 수평주사기간씩 게이트라인들(BL)을 순차적으로 구동한다. 즉, 게이트 드라이버(12)는 액정표시판넬(10)에 포함된 TFT들을 1라인분씩 순차적으로 구동한다. 한편, D-IC들(14)은 데이타제어신호에 의해 매 수평주사 기간마다 비디오데이타를 이날로그신호의 형태로 변환하고 그 변환되어진 마날로그 비디오신호를 데이타라인을(DL)에 공급한다. 이를 상세히 하면, D-IC들(14) 각각은 자신의 출력라인의 수에 해당하는 비디오데이타를 입력한 다음 그 입력되어진 비디오데이타들을 마날로그 버디오신호들로 변환한다. 그리고 D-IC들(14) 각각은 아날로그비디오신호들을 자신의 출력라인들에 접속되어진 데이타라인들(DL)에 공급하게 된다. 그러면, 1라인분의하게 된다. 하게 된다.

이와 같은 구성의 디지탈 액정표시장치는 D-IC들(14)이 자신들의 출력단자에 해당하는 수의 데이터라인들 만을 구동할 수 있기 때문에 많은 수의 D-IC들(14)이 소요되고 마울러 회로구성 및 부피가 커질 수 밖에

이러한 디지탈 액정표시장치의 단점을 해소하기 위하며, 1라인의 데이타라인들을 시분할 구동하는 시분활 방식 액정표시장치가 제안되었다. 이 시분할방식 액정표시장치는 타나카(Tanaka) 등에 의해 1993년도 IEEE의 간행물을 통해 An LCD Addressed by a-Si:H TFTs with Peripheral poly-Si TET Circults의 제목으로 발표된 후, 다시 카토(Kato) 등에 의해 Euro Display '96의 논문집에서 Ar+ Laser Annealed Poly-Si IFTs for Large Area LCDs란 제목으로 발표되었다. 이를 논문들에 따르면, 시분할방식 액정표시장치는 폴 리크리스탈라인 실리콘(PolycrystallineSi)과 마모포우스 실리콘(AQmorphous Si)의 이중층을 가지도록 TFT들을 형성하며 TFT들의 온/오프 속도를 향상시켰다. 마율러, 시분할방식 액정표시장치에서는 D-IC를 각각의 출력단자들과 데이타라인들 사이에 멀티플렉서를 개재시켜 데이타라인들이 시분할적으로 구동된다. 이에 따라, 시분할방식 액정표시장치는 D-IC의 소요량을 적어도 1/2 이하로 감소시킬 수 있었

이와 같은 시분활방식 액정표시장치에서는 열티플렉서가 멀리 떨어진 데이터라인들을 절환하므로 하나의 멀티플렉서에 의해 구동되는 데이터라인들간의 거리가 커지게 된다. 이로 인하여, 액정표시판넬상의 배선 구조가 복잡하게됨은 물론이거니와 비디오신호가 왜곡될 우려가 있다. 마울러, D-IC들은 1라인분의 비디 오데이타를 소차적으로 샘플링하여야 하므로 1라인분의 비디오데이타의 수에 해당하는 주파수의 샘플링클 력이 D-IC들에 공급되어야만 한다.

발명이 이루고자 하는 기술적 표제

따라서, 본 발명의 목적은 회로구성과 배선구조를 간소화 할 수 있는 액정표시장치를 제공함에 있다. 본 발명의 다른 목적은 비디오데이타의 샘플링 주기를 길게 할 수 있는 액정표시장치를 제공함에 있다.

발명의 구성 및 작용

상기 목적을 달성하기 위하여, 본 발명에 따른 액정표시장치는 화소셀들이 다수의 데이타라인들과 다수의 게이트라인들의 교차부들 각각에 배열되어진 액정판넬과, 다수의 데이타라인들에 비디오신호를 공급하기 위한 적어도 2개 이상의 데이타 드라이버 집적회로들과, 적어도 2 이상의 데이타 드라이버 집적회로들 각각으로부터의 비디오신호들을 다수의 데이타라인들에 선택적으로 공급하기 위한 적어도 2이상의 멀티플렉싱 수단과, 데이타 드라이버 집적회로들에 공급될 비디오데이타를 재배열하는 재배열수단을 구네한다. 재배열수단은 적어도 2 이상의 데이타 드라이버 집적회로들에 공급할에 공급할 비디오데이타를 재배열하는 제배열수단을 구네한다. 재배열수단은 적어도 2 이상의 데이타 드라이버 집적회로들에 공급한다. 적어도 2 이상의데이타경로들은 재배열수단으로부터의 비디오데이타를 상호 배타적으로 공급받거나 또는 동시에 공급받을수 있다. 그리고 재배열수단은 적어도 2 이상의데이타 드라이버 집적회로들 각각에 공급될 비디오데이타를 적어도 2 이상의 메모리와, 데이타입력라인으로부터의 비디오데이타를 적어도 2 이상의메모리와, 데이타입력라인으로부터의 비디오데이타를 적어도 2 이상의메모리들에 분배하는데이타보배수단을 구비한다. 이들 적어도 2 이상의메모리들이 상호배타적으로 또는 동시에 판독등작을 수행할 수 있다. 적어도 2 이상의메모리들이 총 저장용량에 있어서 1라인분 또는 2라인분의 비디오데이타에 해당하는 저장용량을 가질 수 있다.더 나아가, 재배열수단은 적어도 2 이상의데이타 드라이버 집적회로들 각각에 접속되어진 적어도 2 이상의 선입선출소자들과,데이타입력라인으로부터의 상기비디오데이타를 상기 적어도 2 이상의 선입선출소자들에 분배하는데이타분배수단으로 구성될 수도 있다. 적어도 2 이상의 열티플렉싱 수단들이 상기 액정판넬상에 설치될 수 있고마을러 적어도 2 이상의데이타 드라이버 집적회로들도 액정판넬상에 설치될 수 있다.

반호대 역대도 2 이상의 데이타 드라이버 입적회로들도 찍정환발상에 설치될 수 있다.

본 발명에 따른 액정표시장치는 적색, 녹색 및 청색 화소셀들이 수평축에서 반복되도록 다수의 데이타라 인들과 다수의 게이트라인들의 교차부를 각가에 배열되어진 액정판넬과, 다수의 데이타라인들에 비디오신호를 공급하기 위한 적어도 2개이상의 데이타 드라이버 집적회로들과, 적어도 2 이상의 데이타 드라이버 집적회로를 각각으로부터의 비디오신호들을 다수의 데이타라인들에 선택적으로 공급하기 위한 적어도 2 이상의 데이타 드라이버 집적회로들에 스탄에 의해 상기 데이타라인들이 선택되는 순서에 따라 재배열하는 재배열수단을 구비한다. 재배열수단은 적어도 2 이상의 데이타 드라이버 집적회로들과 개별적으로 접속되어진 데이타경로를 경유하여 재배열된 비디오데이타를 적어도 2 이상의 데이타 드라이버 집적회로들에 공급한다. 적어도 2 이상의데이타경로들을 경유하여 재배열된 비디오데이타를 적어도 2 이상의데이타 드라이버 집적회로들에 공급한다. 적어도 2 이상의데이타경로들은 재배열수단으로부터의 비디오데이타를 상호 배타적으로 공급받거나 또는 동시에 공급받을수 있다. 그리고 재배열수단은 적어도 2 이상의 데이타 드라이버 집적회로를 각각에 공급될 비디오데이타를 일시적으로 저장하기 위한 적어도 2조 이상의 메모리와, 데이타입력라인으로부터의 비디오데이타를 적어도 2조 이상의 메모리들에 분배하는 데이타분배수단을 구비한다. 이들 적어도 2조 이상의 메모리들이 총 저장용량에 상호배타적으로 또는 동시에 판독동작을 수행할 수 있다. 적어도 2조 이상의 메모리들이 총 저장용량에 상호배타적으로 또는 동시에 판독동작을 수행할 수 있다. 적어도 2조 이상의 메모리들이 총 저장용량에

. 있어서 1라인분 또는 2라인분의 비디오데이타에 해당하는 저장용량을 가질 수 있다. 더 나아가, 재배열수 단은 적어도 2이상의 데이타 드라이버 집적회로들 각각에 접속되어진 적어도 2조 이상의 선입선출소자들 과, 데이타입력라인으로부터의 상기 비디오데이타를 상기 적어도 2조 이상의 선입선출소자들에 분배하는 데이타분배수단으로 구성될 수도 있다. 적어도 2 이상의 멀티플렉싱 수단들이 상기 액정판넬상에 설치될 수 있고 아울러 적어도 2 이상의 데이타 드라이버 집적회로들도 액정판넬상에 설치될 수 있다.

본 발명에 따른 액정표시장치는 화소셀톨이 n개의 데이타라인틀과 m개의 게이트라인틀의 교차부틀 각각에 배열되어진 액정판낼과, n개의 데이타라인틀을 n보다 작은 p개씩 분할 구동하는 q개의 데이타 드라이버 집적회로를과, q개의 데이타 드라이버 집적회로를 각각에 의해 구동될 p개의 데이타라인틀이 p보다 작은 r개씩 s번에 걸쳐 2호사적으로 q개의 데이타 드라이버 집적회로를 각각에 접속시키기 s×p개의 멀티플렉 서울과, 데이타 드라이버 집적회로들에 공급될 비디오데이타를 재배열하는 재배열수단을 구비한다

상기 목적들 외에 본 발명의 다른 목적 및 잇점들은 첨부도면을 참조한 다음의 바람직한 실시 예에 대한 상세한 설명을 통하여 명확하게 드러나게 될 것이다.

이하, 본 발명의 바람직한 실시 예를 첨부한 도2 내지 도? 를 참조하며 상세하게 설명하기로 한다.

미하, 본 발명의 바람직한 실시 예를 첨부한 도2 내지 도7 를 참소하며 상세하게 설명하기로 한다.
도2 를 참조하면, 화소 매트릭스(20)의 데이트라인들(ILI 내지 ILI (20))을 구동하기 위한 게이트 드라이버 (22)와, 화소 매트릭스(20)의 데이타라인들(ILI 내지 ILI (20))을 구동하기 위한 마디(조)(24) 기 (10)를 구비하는 본 발명의 실시예에 따른 액정표시장치가 도시되어 있다. 이 화소 매트릭스(20)는 게이트라인들(IMI 내지 INI (10) INI (

부터의 비디오신호의 전압레벨에 따라 광 투과율을 조절하게 된다.
액정표시장치는 D-IC를(24a, 24b)의 출력단자들(LDI LH지 LD600)에 각각 접속되어진 멀티플렉서들(MUXI HTX MUX600)을 추가로 구비한다. 이들 멀티플렉서들(MUXI HTX MUX600)은 각각 서로 인접한 4개의 데이 타라인들(OLI HTX OLI+3)에 접속된다. 그리고 이들 멀티플렉서들((MUXI HTX MUX600)은 각각 제1HTX 제4 선택신호(SELI HTX SEL4)에 의해 D-IC(24)의 출력단자(LD)로부터의 비디오신호를 4개의 데이티라인들 (OLI HTX OLI+3)에 순차적으로 공급한다. 이를 위하여, 이돌 멀티플렉서를(MUXI HTX MUX600) 각각은 D-IC(24)의 출력단자(LD)와 4개의 데이타라인들(OLI HTX OLI+3) 사이에 각각 접속되어진 4개의 MOS 트랜지소터(MNI HTX MA4)를 구비한다. 멀티플렉서(MUX)에 포함되 4개의 MOS 트랜지스터들(M1 HTX MA4)은 제1 HTX MA4 선택신호(SELI HTX SEL4)는 수평동가신호와 동일한 주파수를 가진다. 그리고 제1 HTX 제4 선택신호(SELI HTX SEL4)는 수평동가신호와 동일한 주파수를 가진다. 그리고 제1 HTX 제4 선택신호(SELI HTX SEL4)는 수평동가신호와 동일한 주파수를 가진다. 그리고 제1 HTX 제4 선택신호(SELI HTX SEL4)는 서로 순차적이고 반복적으로 진행되는 인데이블구간, 즉 하이논리의 구간을 가진다. 이에 IO라, 멀티플렉서(MUX)에 포함되어진 4개의 MOS 트랜지스터들(M1 HTX MA4)은 매 수평주사기간마다순차적으로 턴-온되어 4개의 데이타라인(LDI HTX OLI+3)이 순차적으로 D-IC(24)의 출력단자(LD)에 접속되도록 한다. 이들 4개의 MOS 트랜지스터들(MNI HTX MA4)은 아수평주사기간마다순차적으로 턴-온되어 4개의 MOS 트랜지스터들(MNI HTX MA4)은 하는 수도 있다. 그리고 멀티플렉서들(MUXI HTX MUX600)은 화소 매트릭스(20)의 위족(즉, 유리기판(28)의 상단 가장자리)에 그리고 게이트 드라이버(22)는 화소 매트릭스(20)의 위족(즉, 유리기판(28)의 상단 가장자리)에 그리고 게이트 드라이버(22)는 화소 매트릭스(20)의 가장자리(즉, 유리기판(28)의 가장자리)에 각각 위치한다.

또한, 액정표시장치에는 D-IC들(24a,24b)에 공급될 비디오데이타를 재정렬시켜 그 재정렬되어진 비디오데이타를 D-IC들(24a,24b)에 공급하는 데이타재정렬부(26)가 설치되어 있다. 이 데이타재정렬부(26)는 각각적색용버스(MRB), 녹색용버스(MBB) 및 청색용버스(MBB)를 경유하여 입력되는 적색데이타(R) 스트림, 녹색데이타(G) 스트림 및 청색데이타(B) 스트림을 D-IC들(24)의 수에 해당하는 그룹(예를 들면, 2개의 데이타그룹)으로 보리하고, 각 데이타그룹을 멀티플렉서(MUX)의 출력라인의 수(예를 들면, 4개)에 해당하는 섹션들(예를 들면, 4개의 섹션)로 재정렬한다. 그리고 데이타재정렬부(26)는 재정렬된 비디오데이타를 다른 버스들을 경유하여 D-IC들(24a,24b)에 공급한다. 실제로, 제1 D-IC(24a)에는 비디오데이타가 제1 내지 제3 보조버스(SB1,SB2,SB3)를 경유하여 3개의 심볼씩 공급되고 그리고 제2 D-IC(24B)에는 비디오데이타가 제4 내지 제6 보조버스(SB4,SB5,SB6)를 경유하여 3개의 심볼씩 공급된다. 또한, 데이타재정렬부(26)는 D-IC들(24a,24b)이 동시에 비디오데이타를 입력하도록 설계될수 있다. 마지막으로, 데이타재정렬부(26)와 D-IC들(24a,24b)이 당시에 비디오데이타를 입력하도록 설계될수 있다. 마지막으로, 데이타재정렬부(26)와 D-IC들(24a,24b)은 데이타제어버스(DCB)로부터 입력되는 샘플링클릭을 포함한 데이타제어신호들에 의해 구동된다.

도3 은 데이타재정렬부(26)로부터 비디오데이타가 제1 내지 제3 보조버스(SBI 내지 SB3)와 제4 내지 제6 보조버스(SB4 내지 SB6)에 교번적으로 출력되는 경우에 데이타재정렬부(26), D-IC들(24) 및 멀티플렉서튤 (MUX1 내지 MUX600)의 동작파형을 도시한다.

도3 에 있어서, 제 1 내지 제3 보조버스들(SB1 내지 SB3)과 제4 내지 제6 보조버스들((SB4 내지 SB6)에는 선택신호들(SEL1 내지 SEL4)이 인에이블되는 기간, 즉 하이논리를 유지하는 기간마다 교번적으로 재정렬된 비디오데이타 스트림이 공급된다. 이를 상세히 하면, 제1 선택신호(SEL1)가 인에이블된 시점으로부터 제1 보조버스(SB1)에 R1,R5,R9…R397의 재정렬된 비디오데이타가, 제2 보조버스(SB2)에는 G2,G6,G10…G398의 재정렬된 비디오데이타가, 그리고 제3 보조버스(SB3)에는 B3,B7,B11…B399의 재정렬된 비디오데이타가 각각 공급된다. 제1 내지 제3 보조버스(SB1 내지 SB3)에 재정렬된 비디오데이타가 공급되어진 후 나

. 대지 제1 선택신호(SEL1)의 인에이블 기간 동안, 제4 보조버스(SB4)에 R401,R405,R409··R797의 재정렬된 비디오데이타, 제5 보조버스(SB5)에는 6402,6406,G410···G798의 재정렬된 비디오데이타, 그리고 제6 보조 버스(SB6)에는 8403,8407,B411···B799의 재정렬된 비디오데이타가 공급되게 된다.

이와 같은 형태로, 제2 내지 제4 선택신호(SEL2 내지 SEL4)가 순차적으로 인에이블팅에 따라 제1 내지 제6 보조버스들(SB1 내지 SB6)에 재정렬된 비디오데이타가 일정한 간격을 두고 반복적으로 공급된다. 이때, 제1 보조버스(SB1)에는 61,65,69·6397, B1,85,89·8397 및 R2,R6,R10·R398의 재정렬 비디오데이타가 일정한 간격을 두고 순차적으로 공급된다. 이탈정한 간격을 두고 순차적으로 공급된다. 아울러 제2 보조버스(SB2)에는 82,86,810·8398, R3,R7,R11·R399 및 63,67,611·6399의 재정렬된 비디오데이타가, 그리고 제3 보조버스(SB3)에는 R4,R8,R12·R400,64,68,G12·G400 및 B4,B8,B12·B400의 재정렬된 비디오데이타가 각각 공급된다. 또한, 제1 내지 제3 보조버스들(SB1 내지 SB3)과 시간적으로 교변되게 재정렬된 비디오데이타를 입력하는 제4 내지 제6 보조버스들(SB4 내지 SB6)에는 G401,G405,G409··G787, B401,B405,B409··B797 및 R402,R406,R410··R798의 재정렬비디오데이타, B402,B406,B410··B798, R403,R407,R411··R799 및 G403,G407,G411··G799의 재정렬비디오데이타, 그리고 R404,R408,R412··R800,G404,G408,G412··G800 및 B404,B408,G412··G800의 재정렬된 비디오데이타가 각각 공급된다.

다음으로, 마니C들(24a,24b)의 600개의 출력라인(LD1 내지 LD600) 각각에는 선택신호들(SEL1 내지 SEL4)이 순차적으로 인데이블, 즉 하이논리를 가짐에 따라 4개의 비디오신호가 순차적으로 출력된다. 예를 들면, 마니C(24a)의 제1 출력단자를(LD1)에 R1, B1 및 R2의 비디오신호가 순차적으로 출력되고 그리고 마니C(24a)의 제2 출력단자를(LD2)에 G2, B2, R3, 및 G3의 비디오신호가 순차적으로 출력된다. 이와 같은 형태로, 마니C(24a)의 제3 내지 제6 출력단자들(LD3 내지 LD6) 각각에도 B3, R4, 64, 및 B4의 비디오신호들, R5, G5, B5, 및 R6의 비디오신호들, G6, B6, R7, 및 G7의 비디오신호들, 그리고 B7, R8, G8, 및 B8 의 비디오신호들이 공급된다.

이들 D-IC들(24A,24B)의 600개의 출력단자들(LD1 내지 LD600)에 4차례에 걸쳐 출력되는 2400개의 비디오 신호들은 제1 내지 제4 선택신호(SEL1 내지 SEL4)에 따라 절환동작을 수행하는 600개의 멀티플렉셔들 (MUX1 내지 MUX600)에 의해서 2400개의 데이타라인들(DL1 내지 DL2400)에 각각 인가되게 된다. 이 결과, 화소 매트릭스(20)을 구동하기 위해 사용되는 D-IC들의 수가 대폭적(예를 들면,8개에서 2개로)으로 줄어 들게 된다.

도4 은 데이타재정렬부(26)로부터 재정렬된 비디오데이타가 제1 내지 제3 보조버스(SB1 내지 SB3)와 제4 내지 제6 보조버스(SB4 내지 SB6)에 동시에 출력되는 경우에 데이타재정렬부(26), D-IC들(24) 및 멀티플 렉서들(MUXI 내지 MUX600)의 동작파형을 도시한다.

도4 에 있어서, 제1 내지 제3 보조버스들(S81 내지 S83)과 제4 내지 제 6 보조버스들(S84내지 S86) 각각에 공급되는 재정렬된 비디오데이타는 선택신호들(SELT 내지 SEL4)이 순차적으로 인에이블됨에 따라 4회 변경된다. 이를 상세히 하면, 제1 선택신호(SEL1)가 인에이블된 시점으로부터 제4 선택신호(SEL4)가 인에이블로 시점까지의 기간동안에 제1 보조버스(S81)에 이 때, 제1 보조버스(S81)에는 R1,R5,R9··R397의 재정렬된 비디오데이타로부터 61,85,69··B397, B1,B5,B9··B397 및 R2,R5,R10··R398의 재정렬 비디오데이타로부터 61,85,69··B397, B1,B5,B9··B397 및 R2,R5,R10··R398의 재정렬 비디오데이타가 순차적으로 공급된다. 그리고 제2 내지 제6 보조버스(S82 내지 S86) 각각에도 62,66,610··6398, B2,B6,B10··B398, R3,R7,R11··R399 및 63,67,B11··B399의 재정렬된 비디오데이타와, B3,B7,B11··B399, R4,R8,R12··R400, 64,68,G12··G400 및 B4, B8, B12··B400의 재정렬된 비디오데이타와 R401,R405,R409··R797, G401,G405,G409··G797, B401,B405,B409··B797 및 R402,R406,R410··R798의 재정렬 비디오데이타와, 6402,G406,G410··G798, B402,B406,B410··B798, R403,R407,R411··R799 및 6403,G407,G411··G799의 재정렬된 비디오데이타와, 그리고 B403,B407,B411··B799, R404,R408,R412··R900,G404,

6408,6412…6800 및 B404,B408,B412…B00 재정렬된 비디오데이타가 각각 공급된다.

다음으로, D-IC를(24a,24b)의 600개의 출력라인(LD1 내지 LD600) 각각에는 선택신호들(SEL1 내지 SEL4)이 순차적으로 인에이블, 즉 하이논리를 가짐에 따라 4개의 비디오신호가 순차적으로 출력된다. 예를 들면, D-IC(24a)의 제1 출력단자(LD1)에 R1, B1, B1 및 R2의 비디오신호가 순차적으로 출력된다. 예를 들면, IC(24a)의 제2 출력단자(LD2)에 G2, B2, R3 및 G3의 비디오신호가 순차적으로 출력된다. 이와 같은 형태로, D-IC(24a)의 제3 내지 제 6 출력단자들(LD3 내지 LD6) 각각에도 B3, R4, G4 및 B4의 비디오신호들, R5 B5 및 R6의 비디오신호들, G6, B6, R7 및 G7의 비디오신호들, 그리고 B7, R8, G8 및 B8의 비디오신호들이 공급된다.

이들 D-IC들(24a,24b)의 600개의 출력단자들(LDI 내지 LD600)에서 4차례에 걸쳐 출력되는 2400개의 비디 오신호들은 제1 내지 제4 선택신호(SEL1 내지 SEL4)에 따라 절환동작을 수행하는 600개의 멀티플렉서블 (MUXI 내지 MUX600)에 의해서 2400개의 데이타라인들(DLI 내지 DL2400)에 각각 인가되게 된다. 이 결과, 화소매트릭스(20)를 구동하기 위해 사용되는 D-IC들의 수가 대폭적(예를 들면, 8개에서 2개로)으로 줄어 물게 된다. 마울러, 비디오테이타가 D-IC들(24a,24b)에 동시에 공급된으로써 비디오데이타를 샘플링하기 위해 D-IC들(24a,24b)에 공급되는 샘플링클릭의 주파수가 낮아지게 된다.

도5는 도2에 도시된 데이타재정렬부(26)이 일 실시예를 상세하게 도시한다. 도5에 있어서, 데이타재정렬부(26)는 적색용, 녹색용 및 청색용 버스들(MRB,MGB,MGB)에 각각 접속되어진 제1 내지 제3 데이타 멀티플렉서(30,32,34)와, 이돌 제1 내지 제3 데이타 멀티플렉서들(30,32,34)와, 이돌 제1 내지 제3 데이타 멀티플렉서들(30,32,34)은 제1 내지 제12 시리얼입력시리얼출력(First Input Frist Output; 이하 FIFO라함)(FR1 내지 FR12)를 구비한다. 제1 내지 제3 데이타 멀티플렉서들(30,32,34)은 제1 분할 인에이불산호(ENa,)가 하이논리를 유지하는 동안, 즉 수평주사기간의 절반에 해당하는 기간동안에 구동된다. 그리고 제1 데이타 멀티플렉서(30)는 적색용버스(MRB)로부터의 적색데이타스트림(R1 내지 R800) 중 절반에 해당하는 400개의 적색데이타(R1 내지 R400)을 순차적이고 반복적으로 변화하는 2비트의 선택신호(A,B)의 논리값에 따라 제1 내지 제4 FIFO(FR1 내지 FR4)에 순차적이고 반복적으로 저장한다. 이 결과, 제1 내지 제4 FIFO(FR1 내지 FR4)에는 유기하는 81,R5,R9 ···R397, R2,R6,R10···R398, R3,R7,R11···R399 및 R4,R8,R12···R400의 적색데이타가 각각 저장된다. 제1 데이타 멀티플렉서(30)와 동일하게, 제2 데이타 멀티플렉서(32)는 녹색용버스(MGB)로부터의 녹색데이타스트림(G1 내지 G800) 중 절반에 해당하는 400개의 녹색데이타(G1 내지 G400)을 상기 2비트의 선택신호(A,B)의

논리값에 [따라 제5 내지 제8 FIFO(FR5 내지 FR8)에 순차적이고 반복적으로 저장한다. [따라서, 제5 내지 제8 FIFO(FR5 내지 FR8)에는 G1,65,69···G397, G2,G6,G10···G398, G3,G7,G11···G399 및 G4,G8,G12···G400의 녹색데이타가 각각 저장된다. 또한, 제3 데이타 멀티플렉서(34)도 제1 및 제2 데이타 멀티플렉서(30,32) 와 마찬가지로 청색용버스(MBB)로부터의 청색데이타스트림(B1 내지 B800) 중 절반에 해당하는 400개의 청 색데이타(B1 내지 B400)를 상기 2비트의 선택신호(A,B)의 논리값에 따라 제9 내지 제12 FIFO(FR9 내지 FR12)에 순차적이고 반복적으로 저장한다. 이에 [따라, 제9 내지 제12 FIFO(FR9 내지 FR12)에는 B1,B5,B9 ····B397, B2,B6,B10····B398, B3,B7,B11····B399 및 B4,B8,B12···B400의 청색데이타가 각각 저장된다.

- HB397, B2,B6,B10···B398, B3,B7,B11···B399 및 B4,B8,B12··B400의 청색데이타가 각각 저장된다.

그리고 데이타재정혈부(26)는 적색용, 녹색용 및 청색용 버스틀(MRB,MGB,MBB)에 각각 접속됨과 이울러 제 1 내지 제3 데이타 멀티플렉서(30,32,34)와 각각 병렬로 접속되어진 제4 내지 제6 데이타 멀티플렉서(36,38,40)를 추가로 구비한다. 이들 제4 내지 제6 데이타 멀티플렉서들(36,38,40) 각각에 4개씩의 FIFO 툴, 즉 제13 내지 제24 FIFO(FR13 내지 FR24)가 접속되어 있다. 제4 내지 제6 데이타 멀티플렉서(36,38,40)는 제2 분할 인메이블신호(ENb)가 하이본리를 유지하는 동안, 즉 제1 내지 제3 데이타 멀티플렉서(36,38,40)는 지2 분할 인메이블신호(ENb)가 하이본리를 유지하는 기간동안에 구동된다. 그리고 제4 데이타 멀티플렉서(30,32,34)가 구동되자 않는 수평주사기간의 후반부에 해당하는 기간동안에 구동된다. 그리고 제4 데이타 멀티플렉서(30,32,34)가 구동되자 않는 수평주사기간의 후반부에 해당하는 기간동안에 구동된다. 그리고 제4 데이타 멀티플렉서(36)는 적색용버스(MRB)로부터의 적색데이타스트림(R1 내지 R800) 중 절반에 해당하는 400개의 적색데이타(R401 내지 R800)를 상기 2비트의 선택신호(A,B)의 논리값에 따라 제13 내지 제 16 FIFO(FR13 내지 FR16)에 순차적이고 반복적으로 저장한다. 데 결과, 제13내지 제16 FIFO(FR13 내지 FR16)에는 R401,R405,R409·R797, R402,R406,R410·R798, R403,R407,R411·R799 및 R404,R408,R412·R800의적색데이타가 각각 저장된다. 그리고 제5 데이타 멀티플렉서(38)로부터의 녹색데이타스트림(G1 내지 G800)중 절반에 해당하는 400개의 녹색데이타(G401 내지 G800)를 상기 2비트의 선택신호(A,B)의 논리값에 따라 제17 내지 제20 FIFO(FR17 내지 FR20)에 순차적이고 반복적으로 저장한다. 따라서 제17 내지 제20 FIFO(FR17 내지 FR20)에는 G401,G405,G407,G411·G799,및 G404,G408,G412·G800의 녹색데이타스트림(B1 내지 B800)중 절반에 해당하는 400개의 청색데이타스 명단플렉서(40)도 생목바스(MBB)로부터의 청색데이타스트워티(B1 내지 B800)중 절반에 해당하는 400개의 청색데이타스 명단를 시시 (40)도 명단를 40의로 상색데이타스트림(B1 내지 B800)를 상기 2비트의 성색데이타스 대기 B800)를 상기 2비트의 선택신호(A,B)의 논리값에 따라 제21 내지 제24 FIFO(FR21 내지 FR24)에는 B401,B405,B409·B797,B402,B406,B410·B798,B403,B407,B411·B799 및 B404,B408,B412·B800의 청색데이타가 각각 저장된다. 또한 서쪽에 당하는 400개의 청색데이타가 당한 시설에 당하는 세21 내지 B405,B409·B797,B402,B406,B410·B798,B403,B407,B411·B7999 및 B404,B408,B412·B800의 청색데이타가 각각 저장된다. 또한 서쪽에 당하는 제21 내지 FR24)에는 B401,B405,B409·B797,B402,B406,B410·B798,B403,B407,B411·B7999 및 B404,B408,B412·B800의 청색데이타가 각각 저장된다. 또한 저장된다 제11 내지 제25 FIFO(FR21 내지 FR24)에는 B401,B405,B409·B797,B402,B406,B410·B798,B403,B407,B411·B7999 및 B404,B408,B412·B800의 청색데이타가 각각 저장된다.

또한, 데이타재정열부(26)는 제1 내지 제12 FIFO(FR1 내지 FR12)로부터의 비디오데이타를 입력하는 제1. 디멀티플렉서(42)와, 제13 내지 제24 FIFO(FR13 내지 FR24)로부터의 비디오데이타를 입력하는 제2 디멀티플렉서(44)를 구비한다. 이들 제1 및 제2 디멀티플렉서(42,44)는 도3 에서의 제1 내지 제4 선택신호(SEL1) 플렉서(44)를 구비한다. 이들 제1 및 제2 디멀티플렉서(42,44)는 도3 에서의 제1 내지 제4 선택신호(SEL1) 대지 SEL4) 각각의 인에이불되는 기간마다 한번씩 교번적으로 구동된다. 예를 들면, 삼기 제1 선택신호(SEL1)의 인에 이불 기간의 전반부에서는 제1 디멀티플렉서(42)가 그리고 삼기 제1 선택신호(SEL1)의 인에 이불 기간의 후반부에서는 제2 디멀티플렉서(44)가 구동된다. 따라서, 제1 및 제2 디멀티플레거(42,44)는 제1 내지 제4 선택신호(SEL1 내지 SEL4)가 순차적으로 인에이불됨에 따라 교번적으로 4회씩 구동되어 1 수평라인의 비디오데이타를 제1 내지 제6 보조버스(SB1 내지 SB6)을 경유하여 출력하게 된다. 그리고 제 1 및 제2 디멀티플렉서(42,44)는 구동될 때마다 각각 12개의 FIFO(FR1 내지 FR12 또는 FR13 내지 FR24) 중 3개의 FIFO들에 저장되어진 비디오데이타를 선택하여 3개의 보조버스(SB1,내지 SB3, 또는 SB4 내지 SB6)에 각각 출력한다.

이를 상세히 하면, 제1 디멀티플렉서(42)는 첫번째로 구동될 때에 제1 FIFO(FR1)으로부터의 R1,R5,R9…R397의 적색데이타와 제6 FIFO(FR6)로부터의 62,G6,G10…G398의 녹색데이타와 제11 FIFO(FR11)로부터의 B3,B7,B11…B399의 청색데이타를 제1 내지 제3 보조버스(SB1 내지 SB3)에 각각 공급하고, 두번째로 구동될 때에는 제5 FIFO(FR5)로부터의 G1,G5,G9…G397의 녹색데이타와 제10 FIFO(FR10)로부터의 B2,B6,B10…B398의 청색데이타와 제4 FIFO(FR4)로부터의 R4,R8,R12…R400의 적색데이타를 제1 내지 3 보조버스(SB1 내지 SB3)에 각각 공급한다. 그리고 제1 디멀티플렉서(42)는 세번째로 구동될 때에 제9 FIFO(FR9)으로부터의 B1,B5,B9…B397의 청색데이타와 제 2 FIFO(FR2)로부터의 R3,R7,R11,R399의 적색데이타와 제8 FIFO(FR8)로부터의 G4,G8,G12…G400의 녹색데이타를 제1 내지 제3 보조버스(SB1 내지 SB3)에 각각 공급하고, 네번째로 구동될 때에는 제 2 FIFO(FR2)로부터의 R2,R6,R10…R398의 적색데이타와 제7 FIFO(FR7)로부터의 G3,G7,G11…G399의 녹색데이타와 제12 FIFO(FR12)로부터의 B4,B8,B12…B400의 청색데이타를 제1 내지 제3 보조버스(SB1 내지 SB3)에 각각 공급하고, 네번째로 구동될 때에는 제 2 FIFO(FR2)로부터의 R2,R6,R10…R398의 적색데이타와 제7 FIFO(FR7)로부터의 G3,G7,G11…G399의 녹색데이타와 제12 FIFO(FR12)로부터의 B4,B8,B12…B400의 청색데이타를 제1 내지 제3 보조버스(SB1 내지 SB3)에 각각 공급한다. 한편,제2 디멀티플렉서(44)는 첫번째로 구동될 때에 제13 FIFO(FR13)으로부터의 R401,R405,R409…R797의 적색데이타와 제18 FIFO(FR18)로부터의 G402,G406,G410…G798의 녹색데이타와 제23 FIFO(FR2)로부터의 B403,

8407, 8411…8799의 청색데이타를 제4 내지 제6 보조버스(S84 내지 S86)에 각각 공급하고, 두번째로 구동될 때에는 제17 FIFO(FR17)로부터의 6401,6405,6409 6797의 녹색데이타와 제22 FIFO(FR22)로부터의 8402,8406,8410…8798의 청색데이타와 제16 FIFO(FR16)로부터의 R404,R408,R412…8800의 적색데이타를 제4 내지 제6 보조버스(S84 내지 S86)에 각각 공급한다. 또한,제2 디멀티플렉서(44)는 세번째로 구동될 때에 제21 FIFO(FR21)로부터의 8401,8405,8409…8797의 청색데이타와 제14 FIFO(FR14)로부터의 R403,R407,R411…R799의 적색데이타와 제20 FIFO(FR20)로부터의 6404,6408,6412…6800의 녹색데이타를 제4 내지 제6 보조버스(S84 내지 S88)에 각각 공급한다. 네번째로 구동될 때에는 제14FFO(FR14)로부터의 R402,R406,R410…R799의 적색데이타와 제19 FIFO(FR19)로부터의 6403,6407,6411…6799의 녹색데이타와 제24 FIFO(FR24)로부터의 8404,8408,8412…8800의 청색데이타를 제4 내지 제6 보조라인(S84 내지 S86)에 각각 공급한다.

여기서, 제1 내지 제3 데이타 멀티플렉서(30,32,34)는 제1 내지 제 12 FIFO(FR1 내지 FR12)와 제1 디멀티 플렉서(42)와 함께 1라인분의 비디오데이타스트림의 일부를 재정렬하는 제1 그룹재정열수단을 구성하고, 제4 내지 제6 데이타 멀티플렉서(36,38,40)는 제13 내지 제24 FIFO(FR13 내지 FR24)와 제2 디멀티플렉서(44)와 함께 1라인분의 비디오데이타스트림의 일부를 재정렬하는 제2 그룹재정열수단을 구성한다. 미글 교류재정열수단의 수는 도2에 도시된 0-IC(24)의 갯수만큼 소요된다. 그리고 데이타 멀티플렉서들(30 내지 40) 각각에 접속되는 FIF이의 수는 도2에 도시된 멀티플렉서(MIX)의 출력라인의 수만큼 소요된다. 또한, FIFO를(FR1 내지 FR24)의 총 저장용량은 적어도 1라인분 이상의 비디오데이타를 저장할 수 있으면 무방하나, 바람직하게는 2라인분의 비디오데이타를 저장할 수 있도록 설정되어야 한다. 또한, FIFO를(FR1

· 내지 FR24)의 총 저장용량이 2라인분의 비디오데이타를 저장하도록 설정된 경우에 제1 및 제2 디멀티플렉 서(42,44)가 통시에 구동될 수 있다. 이에 따라, 데이타 샘플링을 제어하기 위해 도2에 도시된 D-IC를 (24)에 공급되는 샘플링 클럭의 주파수를 낮출 수 있게 된다.

도6는 도2에 도시된 데이타재정렬부(26)의 다른 실시예를 상세하게 도시한다. 도6에 있어서, 데이타재정 렬부(26)는 적색용, 녹색용 및 청색용 버스들(MRB,MGB,MGB)로부터의 비디오데이타를 제1 내지 제12 메모 리(MRI 내지 MRI2)에 멀티플렉싱하기 위한 제1 내지 제9 제어용스위치들(SWI 내지 SW9)를 구비한다. 제1 내지 제12 메모리(MRI 내지 MRI2) 각각은 1라인분의 색데이타중 절반에 해당하는 색데이타를 저장할 수 있는 저장용량을 가진다.

제4 내지 제9 제대용으위치(SW9)에 각착 응답인다.
제4 내지 제9 제대용으위치(SW9 내지 SW9)는 수평동기필스(HP)의 논리상태에 [따라 각각 색데이타를 기수 번째 또는 우수번째 메모리 중 어느 한쪽의 메모리쪽으로 전달한다. 이 수평동기필스(HP)는 수평동기신호 의 주기마다 하이논리에서 로우논리로 그리고 로우논리에서 하이논리로 변화된다. 이 결과, 제4 내지 제9 제대용스위치(SW4 내지 SW9)는 각각 기수번째 수평동기기간에는 색데이타를 기수번째 메모리쪽으로 전달 하고 우수번째 수평동기기간에는 색데이타를 우수번째 메모리쪽으로 전달한다. 이를 상세히 하면, 기수번 때 수평동기기간에 있어서, 제4 제어용스위치(SW4)는 R1 내지 R400의 적색데이타를 제1 메모리(MR1)에, 제5 제대용스위치(SW5)는 G1 내지 G400의 녹색데이타를 제3 메모리(MR3)에, 제6 제대용스위치(SW6)는 B1 내지 B400의 청색데이타를 제5 메모리(MR5)에, 제7 제대용스위치(SW7)는 R4대 내지 R800의 착색데이타를 제7 메모리(MR7)에, 제8 제대용스위치(SW8)는 G401 내지 G800의 녹색데이타를 제9 메모리(MR9)에, 제9 제 대용스위치(SW8)는 B401 내지 B800의 청색데이타를 제11 메모리(MR1)에 각각 공급한다. 이와는 탈리, 우 수번째 수평동기기간에서, 제4 제대용스위치(SW4)는 R1 내지 R400의 적색데이타를 제2 메모리(MR2)에, 제5 제대용스위치(SW5)는 G1 내지 G400의 녹색데이타를 제4 메모리(MR4)에, 제6 제대용스위치(SW6)는 B1 내지 B400의 청색데이타를 제6 메모리(MR6)에, 제7 제대용스위치(SW7)는 R4에 내지 R80의 적색데이타를 제8 메모리(MR8)에, 제8 제대용스위치(SW8)는 B401 내지 B800의 녹색데이타를 제10 메모리(MR10)에, 제8 제대용스위치(SW5)는 B401 내지 B800의 청색데이타를 제12 메모리(MR12)에 각각 공급한다.

제 1 내지 제 12 메모리(MR1 내지 MR12)는 각각 저장되어진 색데이타를 입력순서와는 다르게 판독하면 출력한다. 그리고 제 1, 제 3 및 제 5 메모리(MR1, MR3, MR5)는 제 7, 제 9 및 제 1 메모리(MR7, MR9, MR11)와 동시에 그리고 제 2, 제 4 및 제 6 메모리(MR2, MR4, MR6)는 제 8, 제 10 및 제 12 메모리(MR8, MR10, MR12)와 동시에 프목공작을 수행한다. 제 1 및 제 2 메모리(MR1, MR2)는 데이타의 판독시에 400개의 적색데이타(R1 내지 R400)를 R1, R5, R9·R397, R4, R8, R12·R400, R3, R7, R11·R399 및 R2, R6, R10·R398의 순서로 출력한다. 제 1 및 제 2 메모리(MR1, MR2)는 데이타의 판독시에 400개의 적색데이타(R1 내지 R400)를 R1, R5, R9·R397, R4, R8, R12·R400, R3, R7, R11·R399 및 R2, R6, R10·R398의 순서로 출력한다. 제 1 및 제 2 메모리(MR1, MR2)와 동일하게, 제 7 및 제 8 메모리(MR7, MR8)는 400개의 적색데이타(R401 내지 R80 0)를 R401, R405, R409·R797, R404, 408, R412·R800, R403, R407, R411·R799, 및 R402, R406, R410·R798의 순서로 출력한다. 제 3 및 제 4 메모리(MR3, MR4)는 데이타의 판독시에 400개의 녹색데이타(G1 내지 G400)를 62, G6, G10·G398, G1, G5, G9·G397, G4, G8, G12·G400, 및 G3, G7, G11·G399의 순서로 출력한다. 미찬가지로, 제 9 및 제 10 메모리(MR9, MR10)도 400개의 녹색데이타(G401 내지 G800)를 6402, G406, G410·G798, G401, G405, G409·G797, G404, G408, G412·G800 및 G403, G407, G411·G799의 순서로 출력한다. 제 5 및 제 6 메모리(MR5, MR6)는 데이타 판독시에 400개의 청색데이타(G1 내지 B400)를 B3, B7, B11·B399, B2, B6, B10·B398, B1, B5, B9·B397 및 B4, B8, B12·B400의 순서로 출력한다. 제 5 및 제 6 메모리(MR5, MR6)와 동일하게, 제 11 및 제 12 메모리도 400개의 청색데이타(B401 내지 B800)를 B403, B407, B411·B799, B402, B406, B410·B798, B401, B405, B409·B797 및 B404, B408, B412·B800의 순서로 출력한다.

그리고 데이타재정렬부(26)는 기수번째 메모리(MR1,MR3,MR5,MR9,MR9,MR11)들로부터의 색데이타와 우수번째 메모리(MR2,MR4,MR6,MR8,MR10,MR12)로부터의 색데이타를 선택적으로 출력하는 제10 내지 제15 제머용스위치(SW10 내지 SW15)를 추가로 구비한다. 이들 제10 내지 제15 제머용스위치(SW10 내지 SW15)는 인버터(INV1)를 경유하면서 반전된 수평동기필스(HP)의 논리상태에 따라 기수번째 또는 우수번째 메모리로부터의 색데이타를 선택하게 된다. 즉, 제10 내지 제15 제머용스위치(SW10 내지 SW15)는 기수번째 수평동기기간에는 우수번째 메모리부터의 색데이타를 선택하게 된다. 즉

또한, 데이타재정렬부(26)는 제2 내지 제4 절환제어신호(ENb,ENc,ENd)에 의해 각각 구동되는 제16 내지 제18 제어용스위치(SW16 내지 SW18)를 구비한다. 마울러, 데이타재정렬부(26)는 제2 내지 제4 절환제어신호(ENb,ENc,ENd)에 구동되는 제19 내지 제21 제어용스위치(SW19 내지 SW21)도 구비한다. 제2 내지 제4 절환제어신호(ENb,ENc,ENd)에 구동되는 제19 내지 제21 제어용스위치(SW19 내지 SW21)도 구비한다. 제2 내지 제4 절환제어신호(ENb,ENc,ENd)는 각각 2비트 논리신호로 구성되며 마울러 그 논리값은 도2에 도시되어진 제1 내지 제4 선택신호를(SEL1 내지 SEL4)이 순차적으로 인메이블됨에 따라 1 수평동기기간동안 등간적으로 4회 변화된다. 이메 따라, 제16 내지 제21 제어용스위치들(SW16 내지 SW21)은 1 수평동기기간동안 4회 절환되게 된다. 미를 상세히 설명하면, 제16 제어용스위치(SW16)는 제2 절환제어신호(ENb)의 논리값에 따라 제10 제어용스위치(SW10), 제11 제어용스위치(SW11), 제12 제어용스위치(SW12) 및 제10 제어용스위치(SW10)를 순차적으로 선택하여 R1,R5,R9·R397, G1;G5,G9·G397, B1,B5,B9·B397 및 R2,R6,R10·R398의 재정렬 비디오데이타가 제1 보조버스(SB1)에 출력되도록 한다. 그리고 제17 제어용스위치(SW17)는 제3 절

환제 머신호(ENc)의 논리값에 따라 제11 제어용스위치(SW11), 제12 제어용스위치(SW12), 제10 제어용스위치(SW10) 및 제11 제어용스위치(SW11)를 순차적으로 선택하여 62,66,610…6398, B2,86,810…8398 R3,R7,R11…R399, 및 63,67,611…6399의 재정렬된 비디오데이타가 제2 보조버스(SB2)에 출력되도록한다. 또한, 제18 제어용스위치(SW10), 제10 제어용스위치(SW10), 제10 제어용스위치(SW10), 제10 제어용스위치(SW10), 제10 제어용스위치(SW10), 제10 제어용스위치(SW10), 제11 제어용스위치(SW11)및 제12 제어용스위치(SW12)를 순차적으로 선택하여 B3,87,B11…B399 R4,R8,R12…R400, 64,68,612…6400 및 B4,88,B12…B400의 재정렬된 비디오데이타가 제3 보조버스(SB3)에 출력되도록한다. 다음으로 제16 내지 제18 제어용스위치(SW16 내지 SW18)와 동일하게 동작하는 제19 내지 제21 제어용스위치(SW19 내지 SW21)에 의해 제4 내지 제6 보조버스(SB4 내지 S86)에 출력되는 재정렬된 비디오데이타는 다음과 같다. 제4 보조버스(SB4)에는 R401,R405,R409…R797, 6401,6405,6409…6797, 8401,8405,8403…8797 및 R402,R406,R410…R798의 재정렬 비디오데이타가, 제5 보조버스(SB5)에는 6402,6406,6410…6798, B402,B406,B410…B798, R403,R407,R411…R799 및 6403,6407,6411…6799의 재정렬된 비디오데이타가, 그리고 제6 보조버스(SB6)에는 B403, B407,

Bǎ11…B799, R404,R408,R412…R800, G404,G408,G412…G800 및 B404,B408,B412…B800의 재정렬된 비디오데 이타가 각각 공급된다.

监罗의 五耳

상술한 바와 같이, 본 발명에 따른 액정표시장치는 1라인분의 비디오데이타를 재정혈하여 액정판넬상의 1 라인분의 TFT들중 인접한 TFT들이 순차적으로 구동되도록 할과 마울러 동시에 구동되는 TFT들을 분산시킬 수 있다. 이에 따라, 본 발명의 액정표시장치에서는 D-IC들과 화소 매트릭스 사이의 배선구조가 간소화된 다. 또한, 본 발명에서는 D-IC들이 동시에 비디오데이타를 샘플링하도록 함으로써 D-IC들은 주파수가 낮 은 샘플링 클럭의 주파수를 사용할 수 있다.

이상 설명한 내용을 통해 당업지라면 본발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. [따라서, 본 발명의 기술적 범위는 실시예에 기재된 내용으로 한정되 는 것이 아니라 특허 청구의 범위에 의하여 정하여지야만 한다.

(57) 경구의 범위

청구항 1

화소셀들이 다수의 데이타라인들과 다수의 게이트라인들의 교차부들 각각에 배열되어진 액정판넬과,

상기 다수의 데이타라인들에 비디오신호를 공급하기 위한 적어도 2개 이상의 데이타 드라이버 집적회로들

상기 적어도 2 이상의 데이타 드라이버 집적회로들 각각으로부터의 베디오신호들을 상기 다수의 데이타라 인들에 선택적으로 공급하기 위한 적어도 2 이상의 멀티플렉싱 수단과,

상기 데이타 드라이버 집적회로들에 공급될 비디오데이타를 재배열하는 재배열수단을 구비하는 것을 특징으로 하는 액정표시장치.

첨구항 2

제 1 항에 있어서,

상기 재배열수단은 재배열된 비디오데이타를 상기 적어도 2 이상의 데이타 드라이버 집적회로들과 개별적으로 접속되어진 적어도 2 이상의 데이타경로를 경유하여 상기 적어도 2 이상의 데이타 드라이버 집적회로들에 공급하는 것을 특징으로 하는 액정표시장치.

청구항 3

제 2 항에 있머서,

상기 적어도 2 이상의 데이타경로들은 상기 재배열수단으로부터의 상기 재배열된 비디오데이타를 상호배 타적으로 공급받는 것을 특징으로 하는 액정표시장치

청구항 4

제 2 항에 있머서,

상기 적어도 2 이상의 데이타경로들은 상기 재배열수단으로부터 상기 재배열된 비디오데이타를 동시에 공급받는 것을 특징으로 하는 액정표시장치.

청구항 5

제기 항에 있어서,

상기 재배열수단은 상기 적어도 2 이상의 데이타 드라이버 집적회로들 각각에 공급될 상기 비디오데이타 를 일시적으로 저장하기 위한 적어도 2 이상의 메모리와,

데이타입력라인으로부터의 상기 비디오데이타를 상기 적어도 2 이상의 메모리들에 분배하는 데이타분배수 단율 구비하는 것을 특징으로 액정표시장치.

청구항 6

제 5 항에 있어서,

상기 적어도 2 미상의 메모리들이 판독동작을 상호배타적으로 수행하는 것을 특징으로 하는

액정표시장치.

청구항 7

제 6 항에 있어서,

상기 적어도 2 이상의 메모리들이 총 저장용량에 있어서 I라인분의 비디오데이타에 해당하는 저장용량을 가지는 것을 특징으로 하는 액정표시장치.

청구항 8

제 5 항에 있어서,

상기 적어도 2 이상의 메모리들이 판독등작을 동시에 수행하는 것을 특징으로 하는 액정표시장치.

청구항 9

제 8 항에 있머서,

상기 적어도 2 이상의 메모리들이 총 저장용량에 있어서 2라인분의 비디오데이타에 해당하는 저장용량을 가지는 것을 특징으로 하는 액정표시장치.

청구항 10

제 1 항에 있머서,

상기 재배열수단은 상기 적어도 2 이상의 데이타 드라이버 집적회로들 각각에 접속되어진 적어도 2 이상 의 선입선출소자들과,

데이타입력라인으로부터의 상기 비디오데이타를 상기 적어도 2 이상의 선입선출소자들에 분배하는 데이타 분배수단을 구비하는 것을 특징으로 하는 액정표시장치.

청구항 11

제 1 항에 있머서,

상기 적어도 2 미상의 멀티플렉싱수단들이 상기 액정판넬상에 설치된 것을 특징으로 하는 액정표시장치.

청구항 12

제 1 항에 있어서,

상기 적어도 2 이상의 멀티플렉싱수단를 상기 적어도 2 이상의 데이타 드라이버 집적회로들이 상기 액정 판넬상에 설치된 것을 특징으로 하는 액정표시장치

천구한 13

적색, 녹색 및 청색 화소셀들이 수평축에서 반복되도록 다수의 데이터라인들과 다수의 게이트라인들의 교 차부들 각각에 배열되어진 액정판넬과.

상기 다수의 데이타리인들에 비디오신호를 공급하기 위한 적어도 2개 이상의 데이타 드라이버 집적회로들 과

상기 적어도 2 미상의 데이타 드라이버 집적회로들 각각으로부터의 비디오신호들을 상기 다수의 데이타라 인들에 선택적으로 공급하기 위한 적어도 2 미상의 멀티플렉싱 수단과,

상기 데이타 드라이버 집적회로들에 공급될 적색, 녹색 청색의 비디오데이타를 상기 멀티플렉싱 수단에 의해 상기 데이타라인들이 선택되는 순서에 따라 재배열하는 재배열수단을 구비하는 것을 특징으로 하는 액정표시장치.

청구항 14

제 13 함에 있어서,

상기 재배열수단은 재배열된 비디오데이타를 상기 적어도 2 이상의 데이타드라이버 집적회로들과 개별적으로 접속되어진 적어도 2 이상의 데이타경로를 경유하여 상기 적어도 2 이상의 데이타 드라이버 집적회로들에 공급하는 것을 특징으로 하는 액정표시장치.

청구항 15

제 14 항에 있어서,

상기 적어도 2 이상의 데이타경로들은 상기 재배열수단으로부터의 상기 재배열된 비디오데이타를 상호배 타적으로 공급받는 것을 특징으로 하는 액정표시장치

청구항 16

제 14 항에 있어서.

상기 적어도 2 이상의 데이터경로들은 상기 재배열수단으로부터 상기 재배열된 베디오데이터를 동시에 공급받는 것을 특징으로 하는 액정표시장치.

청구항 17

제 13 항에 있머서,

상기 재배열수단은 상기 적어도 2 이상의 데이타 드라이버 집적회로를 각각에 공급될 상기 적색, 녹색 및 청색 비디오데이타를 일시적으로 저장하기 위한 적어도 2조 이상의 메모리와,

데이타라인으로부터의 상기 비디오데이타를 상기 적어도 2조 이상의 메모리들에 분배하는 데이타분배수단을 구비하는 것을 특징으로 하는 액정표시장치.

청구항 18

제 17 항에 있어서,

상기 적어도 2조 이상의 메모리들이 판독통작을 상호배타적으로 수행하는 것을 특징으로 하는 액정표시장

청구항 19

제 18 항에 있어서,

상기 적어도 2조 미상의 메모리물이 총 저장용량에 있어서 1라인분의 비디오데이타에 해당하는 저장용량 을 가지는 것을 특징으로 하는 액정표시장치

청구항 20

제 17 항에 있어서,

상기 적어도 2조 이상의 메모리들이 판독동작을 동시에 수행하는 것을 특징으로 하는 액정표시장치.

청구항 21

제 20 항에 있어서,

상기 적어도 2조 이상의 메모리물이 총 저장용량에 있어서 2라인분의 비디오데이타에 해당하는 저장용량 을 가지는 것을 특징으로 하는 액정표시장치.

청구항 22

제 13 항에 있어서,

상기 재배열수단은 상기 적어도 2 이상의 데이타 드라이버 집적회로들 각각에 접속되어진 적어도 2조 이상의 선입선출소자들과,

데이타입력라인으로부터의 상기 베디오데이타를 상기 적어도 2조 이상의 선입선출소자들에 분배하는 데이 타분배수단을 구비하는 것을 특징으로 하는 액정표시장치.

청구항 23

제 13 항에 있어서,

상기 적어도 2 미상의 멀티플렉싱수단들이 상기 액정판넬상에 설치된 것을 특징으로 하는 액정표시장치.

청구항 24

제 13 항에 있어서,

상기 적어도 2 이상의 멀티플렉싱수단들과 상기 적어도 2 이상의 데이타 드라이버 집적회로들이 상기 액 정판넬상에 설치된 것을 특징으로 하는 액정표시장치.

청구항 25


화소셀들이 n개의 데이타라인들과 m개의 게이트라인들의 교차부들 각각에 배열되어진 액정판넬과,

상기 n개의 데이타라인들을 n보다 작은 p개씩 분할 구동하는 q개의 데이타 드라이버 집적회로들과,


상기 q개의 데이타 드라이버 집적회로들 각각에 의해 구동될 p개의 데이타라인들이 상기 p 보다 작은 r개씩 s번에 걸쳐 순차적으로 상기 q개의 데이타 드라이버 집적회로들 각각에 접속시키기 s×p 개의 멀티플 렉서들과,

상기 데이타 드라이버 집적회로들에 공급될 비디오데이타를 재배열하는 재배열수단을 구비하는 것을 특징으로 하는 액정표시장치.

<u> 도</u>먼




*⊊8*2




도만3

AP AP PL	(10 d	<u></u>	1 to \$ 7.6. 60	,	71 5 12 BAS 1 24 55 CE 300	15 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1
i3.	•••••	(1944), (1944) (1944), (1944) (1947)	:	Care son et a sei e von sonore e se e sonosenen	·	
T I. —					·	
รเ" — 7เม			,	-		
ær.	ar in e	h.	·	<u> </u>	i 1.0 <u>Bi</u>	_>
	21 Z	8. 8.		en :		0.0 84
	065 10.5	11.*		us	\$ 67 	

도명4





CPIR.

